<del id="aymay"></del> 加利福尼亞州山景城2021年11月19日 /美通社/ --
新思科技（Synopsys, Inc.，納斯達(dá)克股票代碼：SNPS）近日宣布與臺(tái)積公司合作，基于臺(tái)積公司N4P制程技術(shù)開發(fā)廣泛的Synopsys DesignWare®接口和基礎(chǔ)IP核組合，以促進(jìn)芯片創(chuàng)新，助力開發(fā)者快速地成功設(shè)計(jì)出復(fù)雜的高性能計(jì)算（HPC） 和移動(dòng)SoC。基于這一合作，開發(fā)者可基于臺(tái)積公司的先進(jìn)制程技術(shù)使用高質(zhì)量IP核以實(shí)現(xiàn)設(shè)計(jì)和項(xiàng)目進(jìn)度的嚴(yán)苛要求，并在性能、功耗、面積、帶寬和延遲等方面進(jìn)行優(yōu)化。
臺(tái)積公司設(shè)計(jì)基礎(chǔ)設(shè)施管理事業(yè)部副總經(jīng)理Suk Lee表示：“臺(tái)積公司始終與我們的開放創(chuàng)新平臺(tái)（OIP®）生態(tài)系統(tǒng)合作伙伴們密切合作，使下一代設(shè)計(jì)的功耗和性能能夠基于我們最新的N4P制程技術(shù)實(shí)現(xiàn)顯著提升。N4P技術(shù)可提供獨(dú)特的PPA平衡，幫助客戶持續(xù)交付領(lǐng)先的HPC、移動(dòng)端和其他高性能產(chǎn)品。臺(tái)積公司與新思科技將長(zhǎng)期合作，持續(xù)提供基于臺(tái)積公司先進(jìn)制程技術(shù)的高質(zhì)量DesignWare IP核，以N4P技術(shù)的優(yōu)勢(shì)賦能開發(fā)者，加快差異化產(chǎn)品的上市速度。”
新思科技營(yíng)銷和戰(zhàn)略高級(jí)副總裁John Koeter表示：“我們開發(fā)基于臺(tái)積公司N4P制程技術(shù)的DesignWare IP核，協(xié)助開發(fā)者快速將IP核集成到芯片設(shè)計(jì)中，并實(shí)現(xiàn)性能、功耗和面積的優(yōu)化。新思科技一直致力于開發(fā)基于先進(jìn)工藝技術(shù)的經(jīng)過(guò)硅驗(yàn)證并符合標(biāo)準(zhǔn)的IP核，為開發(fā)者提供實(shí)現(xiàn)其設(shè)計(jì)要求的低風(fēng)險(xiǎn)路徑。”
新思科技廣泛的DesignWare IP核組合包括邏輯庫(kù)、嵌入式存儲(chǔ)器、IO、PVT監(jiān)視器、嵌入式測(cè)試、模擬IP、接口IP、安全I(xiàn)P、嵌入式處理器和子系統(tǒng)。為了加速原型設(shè)計(jì)、軟件開發(fā)以及將IP核整合進(jìn)芯片，新思科技“IP Accelerated”計(jì)劃提供IP核原型設(shè)計(jì)套件、IP核軟件開發(fā)套件和IP核子系統(tǒng)。我們?cè)贗P核質(zhì)量和全面技術(shù)支持方面進(jìn)行了大量投資，以協(xié)助開發(fā)者降低集成風(fēng)險(xiǎn)，縮短產(chǎn)品上市時(shí)間。了解更多信息，請(qǐng)?jiān)L問(wèn)https://www.synopsys.com/designware。
產(chǎn)品上市時(shí)間和資源
臺(tái)積公司N4P制程技術(shù)上的DesignWare接口和基礎(chǔ)IP核計(jì)劃于2022年第一度開始上市。
