Synopsys推全新DesignWare ARC HS處理器

為加速芯片和電子系統創新而提供軟件、知識產權(IP)及服務的全球性領先供應商新思科技公司(Synopsys, Inc.)日前宣布：其全新DesignWare? ARC? HS處理器系列的首批產品現已開始供貨。該批32位ARC HS34和HS36處理器是迄今為止性能最高的ARC處理器內核，在采用典型的28納米(nm)硅工藝時，可提供高達2.2GHz 的速度和1.9 DMIPS/MHz的性能。新的HS處理器專門針對在完成高速數據和信號處理任務時的功率效率(DMIPS/mW)和面積效率(DMIPS/mm2)進行了優化。這種優化使它們非常適合于系統級芯片(SoC)中的嵌入式以及深度嵌入式處理器，這些SoC可用于諸如固態硬盤、連網設備、汽車控制器、媒體播放器、數字電視、機頂盒和家庭聯網產品等。

“為了跟上數字電視市場中不斷演講的市場需求，我們的設計團隊一直都承受著以更低的功耗和成本點來提供更高性能的壓力，” Abilis Systems公司首席執行官Yves Mathys說道：“Synopsys的ARC HS處理器將使我們能夠在自己的嵌入式設計中，將高性能和低功耗提升到一個新的水平，同時顯著地縮小芯片面積。通過充分利用ARC的硬件和軟件開發工具以及第三方的支持，也將幫助我們使設計計劃步入正軌，這對我們推出新的數字媒體產品至關重要。”

可擴展的性能

新的ARC HS處理器系列采用下一代ARCv2指令集架構(ISA)，它支持在非常微小的硅面積上以超低功耗來實現高性能的嵌入式和深度嵌入式設計。在采用典型的28納米工藝來生產時，HS內核在小到0.15mm2的面積上,僅消耗低至0.025mW/MHz的功率。這些內核都帶有一個高速的10級流水線處理，它支持亂序執行、最低的閑置處理器周期和最大化的指令吞吐量。

精密的分支預測和后段的ALU提高了指令處理的效率。為了加快數學函數的執行，ARC HS處理器為設計師提供了用以實現一個硬件整數除法、用于64位乘法的指令、累加乘法器(MAC)、向量加法和向量減法的可選項，以及一個可配置的、兼容IEEE754的浮點單元(單精度或者雙精度或者兩者同時)。與上一代ARC內核相比，這些基于ARCv2內核的代碼密度提高了18%，同時降低了存儲器的需求。HS處理器支持緊耦合的存儲器以及指令和數據高速緩存(只限HS36)，并帶有可加速數據傳輸的全新64位負載加倍/存儲加倍和非一致性內存訪問功能。可選擇的糾錯碼(ECC)硬件可針對需要更高內存可靠性和保護級別的應用在處理器中為所有的存儲器提供。

“當功率和晶體管預算都不是問題的時候，面向高性能設計處理器并不是難事。更大的困難在于設計既是小型化又要高效的處理器，不僅要為今天提供足夠的性能，又要為將來的增長留有額外的余量，”Linley Group公司的首席分析師Linley Gwennap說道：“為了優化其面向嵌入式應用的ARC HS內核，Synopsys公司采用了一種更直接的方法，即通過采用一種異常靈活的CPU，在使用更少的晶體管以及更低功耗的同時提供高處理流量，而SoC設計師可以對該CPU實施多樣化的定制。其強勁的功率效率和低成本硅面積占用將吸引許多嵌入式系統開發人員。”